맨땅에 헤딩해서 일주일 걸려서 만든 프로젝트.
언어는 Verilog 사용, 툴은 Altera Quartus II 7.0, 보드는 Altera DE2 보드.
방학때는 VHDL 책한권 흡수해 버려야지 ㅋㅋ
900 x 703 pixels
Term Project1 - BCDtoExcess3.doc
Working_Altera.zip프로젝트 이름 BCDExcess3 임. 다른 잡다한 파일도 섞여있는데 구별안되서 그냥 압축
맨땅에 헤딩해서 일주일 걸려서 만든 프로젝트.
언어는 Verilog 사용, 툴은 Altera Quartus II 7.0, 보드는 Altera DE2 보드.
방학때는 VHDL 책한권 흡수해 버려야지 ㅋㅋ
Working_Altera.zip프로젝트 이름 BCDExcess3 임. 다른 잡다한 파일도 섞여있는데 구별안되서 그냥 압축
Altera,
BCD,
DE2 Board,
Excess,
Quartus,
디지털공학
|
